

در مسائل زیر از داده‌های جدول ۱-۲ استفاده کنید مگر آنکه گفته شود و هر جا لازم است فرض کنید که $V_{DD} = 3V$ است. ابعاد همه ترانزیستورها مقادیر مؤثر آن است و برحسب میکرون بیان می‌شود.

۱-۵ در شکل ۲-۵، فرض کنید که $\lambda = 0$ ، $[W/L]_1 = 50/0.5$ ، $I_{out} = 0.5mA$ و M_1 در ناحیه اشباع است. (الف) نسبت R_2/R_1 را تعیین کنید.

(ب) حساسیت I_{out} به V_{DD} را حساب کنید که بصورت $\partial I_{out} / \partial V_{DD}$ تعریف می‌شود و نسبت به I_{out} نرمال شده است.

(ج) اگر V_{TH} به اندازه $50mV$ تغییر کند، I_{out} چقدر تغییر می‌کند؟

(د) اگر وابستگی μ_n به دما بصورت $\mu_n \propto T^{-3/2}$ تعریف شود، I_{out} چگونه تغییر می‌کند اگر T از $300^\circ K$ به $370^\circ K$ برسد؟

(ح) بدترین حالت تغییر I_{out} اگر V_{DD} به اندازه 10% ، V_{TH} به اندازه $50mV$ و T از $300^\circ K$ به $370^\circ K$ برسد چقدر است؟

۲-۵ مدار شکل ۶-۵ را در نظر بگیرید فرض کنید که I_{REF} ایده‌آل باشد، I_{out} را برحسب V_{DD} که از 0 تا $3V$ تغییر می‌کند، رسم کنید؟

۳-۵ در مدار شکل ۷-۵، $[W/L]_N = 10/0.5$ ، $[W/L]_P = 10/0.5$ و $I_{REF} = 100\mu A$ و سطح CM ورودی اعمال شده به گیت‌های M_1 و M_2 برابر با $1/3V$ است.

(الف) با فرض $\lambda = 0$ و ولتاژ درین ترانزیستور PMOS که بصورت دیود وصل شده است را حساب کنید.

(ب) حال اثر مدولاسیون طول کانال را برای تعیین دقیق I_T و جریان درین ترانزیستورهای دیودی PMOS به حساب آورید.

۴-۵ مدار شکل ۸-۵ را در نظر بگیرید. V_{out} را برحسب V_{DD} که از 0 تا $3V$ تغییر می‌کند رسم کنید.

۵-۵ مدار شکل ۹-۵ (الف) را در نظر بگیرید و فرض کنید که $[W/L]_{1-3} = 40/0.5$ ، $I_{REF} = 0.3\mu A$ باشد. (الف) V_b را تعیین کنید بطوریکه $V_x = V_y$.

(ب) اگر V_b از مقدار حساب شده در قسمت (الف) به اندازه $100mV$ انحراف یابد، میزان عدم تطابق بین I_{out} و I_{REF} چقدر است؟

(ج) اگر مداری که با منبع جریان cascode تغذیه شده، V_p را به اندازه $1V$ تغییر دهد، V_y چگونه عوض می‌شود؟

۶-۵ مدار شکل ۱۳-۵ با $[W/L]_{1,2} = 20/0.5$ ، $[W/L]_{3,4} = 60/0.5$ و $I_{REF} = 100\mu A$ طراحی شده است.

(الف) V_x و گستره قابل قبول V_b را تعیین کنید.


(ب) انحراف I_{out} از $30\mu A$ را وقتی که ولتاژ درین M_4 به اندازه $1V$ بالاتر است، حساب کنید.

۷-۵ مدار شکل ۱۷-۵ با $[W/L]_{1,4} = 50/0.5$ و $I_{ss} = 2I_1 = 0.5mA$ طرح شده است.

(الف) بهره ولتاژ سیگنال کوچک را حساب کنید.

(ب) سوینگ ولتاژ ماکزیمم خروجی را اگر سطح CM برابر با $1/3V$ باشد حساب کنید.

۸-۵ مدار شکل ۲۲-۵ (الف) را با $[W/L]_{1-5} = 50/0.5$ و $I_{DS} = 0.5mA$ را در نظر بگیرید.




شکل ۳۳-۵

(الف) انحراف V_{out} از V_F را وقتی که $|V_{TH}|$ به اندازه $1mV$ از $|V_{TH}|$ کمتر باشد، حساب کنید.

(ب) CMRR تقویت‌کننده را تعیین کنید.

۵ V_x و V_y را به عنوان تابعی از V_{DD} برای هر مدار شکل ۳۳-۵ رسم کنید فرض کنید که ترانزیستورها در هر مدار مساوی هستند.

۱۰-۵ V_x و V_y را به عنوان تابعی از V_{DD} برای هریک از مدارهای شکل ۳۴-۵ رسم کنید. فرض کنید که ترانزیستورها در هر مدار مساوی باشند.



شکل ۳۴-۵


۱۱-۵ برای هریک از مدارهای شکل ۳۵-۵ V_x و V_y را به عنوان تابعی از V_1 برای $V_1 < V_{DD}$ رسم کنید. فرض کنید که ترانزیستورهای هر مدار یکسان باشند.

۱۲-۵ برای هریک از مدارهای شکل ۳۶-۵ V_x و V_y را به عنوان تابعی از V_1 که $V_1 < V_{DD}$ است، رسم کنید، فرض کنید که ترانزیستورها در هر مدار مساوی هستند.


۱۳-۵ برای هر مدار شکل ۳۷-۵ V_x و V_y را به عنوان تابعی از I_{REF} رسم کنید.

۱۴-۵ برای هر مدار شکل ۳۸-۵ V_{out} ، V_A ، V_B را به عنوان تابعی از (الف) I_{REF} (ب) V_b رسم کنید.


۱۵-۵ در مدار شکل ۳۹-۵ یک سورس فالور با ترانزیستور پهن و جریان بایاس کم بطور سری با گیت M_3 قرار دارد



(الف)




(ب)




(ج)

شکل ۳۵-۵

بطوریکه M_p در لبه اشباع باشد. با این فرض که M_p - M_n یکسان هستند و $\lambda \neq 0$ است، عدم تطابق I_{REF} و I_{out} را حساب کنید اگر (الف) $\gamma = 0$ و (ب) $\gamma \neq 0$.




(الف)




(ب)


شکل ۳۶-۵



(الف)




(ب)




(ج)

شکل ۳۷-۵




شکل ۳۸-۵


۱۶-۵ V_x و V_y را برحسب زمان برای هر مدار شکل ۴۰-۵ رسم کنید. فرض کنید که ترانزیستورها در هر مدار یکسان باشند.




شکل ۳۹-۵




(الف)




(ب)



(ج)




(د)




(ح)

شکل ۴۰-۵


۱۷-۵ V_x و V_y را برحسب زمان برای هر مدار شکل ۴۱-۵ رسم کنید. فرض کنید که ترانزیستورهای هر مدار یکسان باشند.



(الف)




(ب)




(ج)

شکل ۴۱-۵




شکل ۴۲-۵

۱۸-۵ V_x و V_y را برحسب زمان برای هر مدار شکل ۴۲-۵ رسم کنید. فرض کنید ترانزیستورها در هر مدار یکسان باشند.
۱۹-۵ مدار شکل ۴۳-۵ یک خازن ورودی منفی نشان می‌دهد. امپدانس ورودی مدار را حساب کنید و مؤلفه خازنی را مشخص کنید.




شکل ۴۳-۵

۲۰-۵ به دلیل اشکالات ساخت، مقاومت مزاحم بزرگی، R_1 در مدار شکل ۴۴-۵ به وجود آمده است. بهره هر مدار را حساب کنید.




شکل ۴۴-۵


۲۱-۵ در مدارهای دیجیتال مثل حافظه‌ها، زوج دیفرانسیلی با آیینه جریان فعال برای تبدیل سیگنال کوچک دیفرانسیلی به سوینگ بزرگ تک پایانه‌ای، بکار می‌رود. در چنین کاربردهایی، مطلوب است که سطوح خروجی تا آنجا که ممکن است به خطوط تغذیه نزدیک باشند. با فرض سوینگ متوسط دیفرانسیل در ورودی (برای مثال $\Delta V = 0.1V$) حول سطح مد مشترک $V_{in,CM}$ و بهره بزرگ در مدار، توضیح دهید که چرا V_{min} به $V_{in,CM}$ بستگی دارد.
۲۲-۵ V_x و V_y برای هر مدار شکل ۴۶-۵ را برحسب زمان بدست آورید. ولتاژ اولیه روی C_1 نشان داده شده است.
۲۳-۵ اگر در شکل ۴۷-۵، ΔV به اندازه کافی کوچک باشد که همه ترانزیستورها در اشباع باقی بمانند، ثابت زمانی و مقادیر اولیه و نهایی V_{out} را تعیین کنید.




شکل ۴۵-۵



(الف)




(ب)



(ج)

شکل ۴۶-۵



شکل ۴۷-۵