



(الف)



(ب)



(ج)

شکل ۲۷-۴ (الف) سلول گیلبرت که ولتاژ ورودی را از خروجی دیفرانسیل پائینی دریافت می‌کند، (ب) مسیر سیگنال برای  $V_{cont}$  مثبت و (ج) مسیر سیگنال برای  $V_{cont}$  منفی.



مسائل

- در مسائل زیر از داده‌های نشان داده شده در جدول ۱-۲ استفاده کنید مگر آنکه گفته شود و هرچاکه لازم است فرض کنید  $V_{DD} = 3V$ . ابعاد همه ترانزیستورها، مقادیر مؤثر هستند و برحسب میکرون بیان می‌شوند.
- فرض کنید که کل خازن بین خطوط مجاور در شکل ۲-۴ برابر با  $10 fF$  و خازن بین درین‌های  $M_2$  و  $M_1$  تا زمین  $100 fF$  باشند.
- ۱-۴ (الف) دامنه جهش‌های (glitch) خروجی آنالوگ در شکل ۲-۴(الف) برای یک پالس کلاک با سوینگ  $3V$  چقدر است؟
- (ب) اگر در شکل ۲-۴(ب)، خازن بین  $L_1$  و  $L_2$  و  $L_3$  کمتر از خازنهای بین  $L_1$  و  $L_3$  باشد، دامنه جهش‌های خروجی دیفرانسیل آنالوگ برای یک کلاک با سوینگ  $3V$  چقدر است؟
- ۲-۴ بهره سیگنال کوچک دیفرانسیل مدار نشان داده شده در شکل [۲-۴(الف)] را وقتی که  $V_{DD}$  از  $0$  تا  $3V$  تغییر می‌کند رسم کنید. فرض کنید که،  $(W/L)_{1-3} = 50/0.5$ ،  $V_{in,CM} = 1.3V$  و  $V_b = 1V$  باشد.
- ۳-۴ منحنی‌های شکل ۲-۴(ج) را برای یک زوج دیفرانسیل باترانزیستورهای PMOS رسم کنید.
- ۴-۴ در مدار شکل ۲-۴،  $(W/L)_{1,2} = 50/0.5$  و  $I_{SS} = 0.5mA$  است.
- (الف) حداکثر سوینگ ولتاژ مجاز در خروجی اگر  $V_{in,CM} = 1.2V$  باشد چقدر است؟
- (ب) بهره ولتاژ تحت این شرایط چقدر است؟
- ۵-۴ یک زوج دیفرانسیلی از ترانزیستورهای NMOS ورودی با  $W/L = 50/0.5$  و جریان دنباله  $1mA$  استفاده می‌کند.
- (الف) ولتاژ مؤثر تعادل برای هر ترانزیستور چقدر است؟
- (ب) اگر  $V_{in1} - V_{in2} = 50mV$  باشد، چگونه جریان دنباله بین دو طرف تقسیم می‌شود؟
- (ج)  $G_m$  معادل تحت این شرایط چقدر است؟
- (د) برای چه مقداری از  $V_{in1} - V_{in2}$  مقدار  $GM$   $10\%$  افت می‌کند؟ برای  $90\%$  چطور؟
- مسئله ۴-۵ را برای  $W/L = 25/0.5$  تکرار کنید و نتایج را مقایسه کنید.

۷-۴ مسأله ۴-۵ را با جریان دنباله  $2mA$  تکرار کنید و نتایج را مقایسه کنید.

۸-۴  $I_{D1}$  و  $I_{D2}$  را در شکل ۱۷-۴ برحسب  $V_{in1} - V_{in2}$  رسم کنید. برای چه مقداری از  $V_{in1} - V_{in2}$  دو جریان برابر هستند؟

۹-۴ مدار شکل ۲۸-۴ را با فرض اینکه  $(W/L)_{1/2} = 50/0.5$  و  $R_D = 2k\Omega$  باشد در نظر بگیرید. فرض کنید که  $R_{SS}$  نمایانگر امپدانس خروجی یک منبع جریان NMOS با  $(W/L)_{SS} = 50/0.5$  و جریان درین  $1mA$  باشد. سیگنال ورودی شامل  $V_{in,DM} = 10mV_{pp}$  و  $V_{in,CM} = 10^V + V_n(t)$  است که  $V_n(t)$  نمایانگر دامنه نویز با سربه سر

$100mV$  است. فرض کنید که  $1/R = 1/0.5$

$\Delta R$  باشد.

(الف) نسبت سیگنال به نویز دیفرانسیل خروجی را حساب کنید که به صورت دامنه سیگنال تقسیم بر دامنه نویز تعریف می شود.

(ب) CMRR را حساب کنید.

۱۰-۴ مسأله ۹-۴ را اگر  $\Delta R = 0$ ، ولی تفاوت ولتاژ آستانه  $M_1$  و  $M_2$   $1mV$  باشد، تکرار کنید.

۱۱-۴ فرض کنید که زوج دیفرانسیل شکل ۴-۳۲ (الف) با  $(W/L)_{1/2} = 50/0.5$ ،  $(W/L)_{2/2} = 10/0.5$  و  $I_{SS} = 0.5mA$  طراحی شده است. همچنین  $I_{SS}$  بایک ترانزیستور NMOS که  $(W/L)_{SS} = 50/0.5$  است، ساخته شده است.

(الف) اگر سوینگ های دیفرانسیل در ورودی و خروجی کوچک باشند، کمترین و بیشترین سطوح CM مجاز در ورودی کدامند.

(ب) برای  $V_{in,CM} = 1/2V$  باشد، بهره ولتاژ دیفرانسیل سیگنال کوچک را وقتی که  $V_{DD}$  از  $0$  به  $3V$  افزایش می یابد، رسم کنید.

۱۲-۴ در مسأله ۱۱-۴، فرض کنید که عدم تطابق بین ولتاژ آستانه  $M_1$  و  $M_2$  برابر  $1mV$  باشد. CMRR چقدر است؟

۱۳-۴ در مسأله ۱۱-۴، فرض کنید که  $W_2 = 10\mu_m$  ولی  $W_1 = 11\mu_m$  باشد. CMRR را حساب کنید؟

۱۴-۴ برای زوج های دیفرانسیلی شکل ۴-۳۲ (الف) و (ب)، بهره ولتاژ دیفرانسیل را اگر  $I_{SS} = 1mA$

$$\left(\frac{W}{L}\right)_{2/2} = \frac{50}{1} \quad \text{و} \quad \left(\frac{W}{L}\right)_{1/2} = \frac{50}{0.5}$$

باشد حساب کنید. اگر  $I_{SS}$  به حداقل  $0.4V$  روی آن نیاز داشته باشد، حداقل سطح CM مجاز در ورودی چیست؟ با

استفاده از مقدار  $V_{in,CM}$ ، سوینگ خروجی حداکثر را در هر حالت حساب کنید؟

۱۵-۴ در مدار شکل ۴-۳۳، فرض کنید که برای همه ترانزیستورها،  $W/L = 50/0.5$  است و  $I_{SS} = 1mA$

(الف) بهره ولتاژ را حساب کنید.

(ب)  $V_b$  را طوری حساب کنید که:

$$I_{D5} = I_{D6} = 0.8 (I_{SS}/2)$$

(ج) اگر  $I_{SS}$  به حداقل ولتاژ  $0.4V$  نیاز داشته باشد، حداکثر سوینگ دیفرانسیل در خروجی چیست؟

۱۶-۴ با فرض اینکه همه مدارهای نشان داده شده در شکل ۲۸-۴ متقارن هستند،  $V_{out}$  را برحسب (الف)  $V_{in2}$  و  $V_{in1}$


وقتی که بطور دیفرانسیلی از  $0$  تا  $V_{DD}$  تغییر می کنند و (ب)  $V_{in2}$  و  $V_{in1}$  وقتی که برابر باشند و از  $0$  تا  $V_{DD}$  تغییر

کنند، رسم کنید.

۱۷-۴ با فرض اینکه همه مدارهای نشان داده شده در شکل ۲۹-۴ متقارن باشند،  $V_{out}$  را برحسب (الف)  $V_{in2}$  و  $V_{in1}$




وقتی که بطور دیفرانسیلی از  $0$  تا  $V_{DD}$  تغییر می کنند، رسم کنید (ب)  $V_{in2}$  و  $V_{in1}$  وقتی که برابر باشند و از  $0$  تا  $V_{DD}$

تغییر کنند، رسم کنید.



شکل ۳۸-۴

- ۱۸-۴ فرض کنید که همه ترانزیستورهای شکل ۳۸-۴ و ۳۹-۴ در اشباع باشند و  $\beta \neq 0$  بهره ولتاژ دیفرانسیل سیگنال کوچک هر مدار را حساب کنید.
- ۱۹-۴ مدار شکل ۴۰-۴ را در نظر بگیرید.
- ۲۰-۴ (الف)  $V_{out}$  را بر حسب  $V_{in1}$  و  $V_{in2}$  وقتی که بطور دیفرانسیلی از  $V_{DD}$  تغییر می‌کنند، رسم کنید.  
 (ب) اگر  $\beta = \infty$  یک رابطه برای بهره ولتاژ بدست آورید. اگر  $\beta_{p/n} = 0.8/1.2$  باشد، بهره ولتاژ چقدر است؟  
 برای مدار شکل ۴۱-۴
- ۲۱-۴ (الف)  $V_x$  و  $V_y$  را بر حسب  $V_{in1}$  و  $V_{in2}$  وقتی که بطور دیفرانسیلی از  $V_{DD}$  تغییر کنند، بدست آورید.  
 (ب) بهره ولتاژ سیگنال کوچک دیفرانسیل را بدست آورید.
- ۲۲-۴ با فرض اینکه مدار شکل ۲۴-۴ متقارن نیست و بدون استفاده از مدار معادل، بهره ولتاژ سیگنال کوچک ( $V_{in2}$ ) -  $(V_{out})/(V_{in1})$  را اگر  $\beta = 0$  و  $\gamma \neq 0$  باشد، بدست آورید.
- ۲۳-۴ به دلیل خطاهای ساخت، یک مقاومت پارازیتی بین ترمینالهای درین و سورس  $M_1$  در شکل ۴۳-۴ بوجود آمده است. با فرض اینکه  $\beta = \gamma = 0$  بهره سیگنال کوچک، بهره مد مشترک و CMRR را حساب کنید.
- ۲۴-۴ به دلیل خطاهای ساخت، یک مقاومت پارازیتی بزرگ درین‌های  $M_1$  و  $M_4$  در مدار شکل ۴۴-۴ پدید آمده است. با فرض اینکه  $\beta = \gamma = 0$  بهره سیگنال کوچک، مد مشترک و CMRR را حساب کنید.
- ۲۵-۴ در مدار شکل ۴۵-۴ ( $W/L$ ) همه ترانزیستورها  $50/0.5$  است و  $M_1$  و  $M_4$  باید در ناحیه تریود عمیق و با مقاومت روشن  $2k\Omega$  کار کنند. با فرض  $\beta = \gamma = 0$  سطح مد مشترک ورودی را که چنین مقاومتی را ایجاد می‌کند،



شکل ۳۹-۴

حساب کنید.  $V_{out2}$  و  $V_{out1}$  را وقتی که  $V_{in2}$  و  $V_{in1}$  بطور دیفرانسیلی از ۰ تا  $V_{DD}$  تغییر می کنند، حساب کنید.


۲۵-۴ در مدار شکل ۳۲-۴ (ب)،  $(W/L)_{1,2} = 50/0.5$  و  $I_{SS} = 1mA$  است.

(الف) بیره ولتاژ دیفرانسیل سیگنال کوچک چقدر است؟


(ب) برای  $V_{in,CM} = 1/5V$ ، حداکثر سوینگ ولتاژ مجاز خروجی چقدر است؟

۲۶-۴ در مدار شکل ۳۳-۴، فرض کنید  $M_5$  و  $M_6$  اختلاف کوچکی در ولتاژ آستانه به اندازه  $\Delta V$  دارند و  $I_{SS}$  امپدانس


خروجی معادل با  $R_{SS}$  دارد. CMRR را حساب کنید.




شکل ۴۰-۴




شکل ۴۱-۴




شکل ۴۲-۴




شکل ۴۳-۴



شکل ۴۴-۴





شکل ۴-۴۵

مراجع

1. P.R.Gray and R.G.Meyer, Analysis and Design of Analog Integrated Circuits, Third Ed., New York: Wiley, 1993
2. B.Gilbert, "A Precise Four - Quadrant Multiplier With Subnanosecond Response,"IEEE J.Solid - State Circuits, Vol.LSC - 3, PP.365-373, Dec.1968

