

هستند) را انتخاب کنید. اگر درین هر ترانزیستور به امپدانس بالا وصل شده است، (مثالاً درین یک ترانزیستور دیگر)، آنگاه V_{DD} را به مدل آن بیفزاید. در این حالت خواص اصلی بیشتر مدارها را می‌توان با یک وارسی ساده، تعیین کرد. در گام بعدی برای افزایش دقت، اثر بدنۀ ترانزیستورهایی که بدنۀ آنها زمین ac نیست را هم در نظر بگیرید. برای محاسبه بایاس، کافی است که ابتدا از اثر مدولاسیون طول کاناال و اثر بدنۀ صرف نظر شود. این اثرات خطاهایی ایجاد می‌کنند که در گامهای بعدی، می‌توان آنها را لحاظ کرد، یعنی بعد از آن که درک ویژگیهای اصلی حاصل شد.

امروزه در طراحی آنالوگ، شبیه‌سازی مدارها کاری اساسی است، زیرا رفتار MOSFET‌های کاناال کوتاه را نمی‌توان با محاسبات دستی تعیین کرد. با این حال اگر طراح از تحلیل ساده و شهودی مدار دست بکشد و از دستیابی به آگاهی لازم صرف نظر کند، آنگاه نمی‌تواند نتایج شبیه‌سازی را بطور هوشمندانه تعبیر کند. به همین دلیل می‌گوییم که: «هرگز نگذارید که کامپیوتر برای شما فکر کند.»



WWW.SabzElco.IR

مسائل

در مسائل زیر از داده‌های نشان داده شده در جدول ۱-۲ استفاده کنید هرچاکه لازم است فرض کنید $V_{DD} = 3V$ باشد مگر آنکه گفته شود. ابعاد همه ترانزیستورها مقدار مؤثر آنهاست و برحسب میکرون بیان می‌شود.

۱-۳ برای مدار شکل ۹-۳، بهره ولتاژ سیگنال کوچک را اگر:

$$I_{D1} = I_{D2} = 0.05mA \quad \text{و} \quad \left[\frac{W}{L} \right]_2 = \frac{10}{0.05} \quad \left[\frac{W}{L} \right]_1 = \frac{50}{0.05}$$

باشد، حساب کنید. اگر M_1 بصورت یک ترانزیستور PMOS وصل شده به شکل دیود ساخته شود، بهره چقدر است؟ (شکل ۱۲-۳)

۲-۳ در مدار شکل ۱۴-۳ فرض کنید که، وقتی هر دو ترانزیستور در اشباع هستند:

$$I_{D1} = I_{D2} = 0.05mA \quad \text{و} \quad \left[\frac{W}{L} \right]_2 = \frac{50}{2} \quad \left[\frac{W}{L} \right]_1 = \frac{50}{0.05}$$

است. بیاد آورید که $\lambda \approx 1/L$

(الف) بهره سیگنال کوچک ولتاژ را حساب کنید.

(ب) حداقل سوینگ ولتاژ خروجی را وقتی که هر دو ترانزیستور در اشباع باشند بدست آورید.

در مدار شکل ۳-۳ (الف) فرض کنید که $I_D = 50mA$ ، $(W/L)_1 = 50/0.05$ و $R_D = 2K\Omega$ باشد.

(الف) اگر M_1 در اشباع باشد و $I_D = 1mA$ بهره سیگنال کوچک را حساب کنید.

(ب) چه مقدار ولتاژ ورودی، M_1 را در لبه ناحیه تریود قرار می‌دهد؟ بهره سیگنال کوچک تحت این شرایط چیست؟

(ج) چه مقدار ولتاژ ورودی، M_1 را به اندازه $50mV$ به ناحیه تریود می‌برد؟ بهره سیگنال کوچک تحت این شرایط چیست؟

فرض کنید که طبقه سورس مشترک شکل ۳-۳ (الف) برای تولید سوینگ خروجی ۱ تا ۲/۵ ولت ملارسی شده است. فرض کنید $R_D = 2K\Omega$ و $(W/L)_1 = 50/0.05$ باشد.

(الف) ولتاژهای ورودی که به ازای آن $V_{out} = 2V$ باشد را حساب کنید.

(ب) جریان درین و ترازسانایی M_1 را برای این دو حالت حساب کنید.

(ج) وقتی خروجی از ۱ ولت به $2V$ ولت می‌رود، بهره سیگنال کوچک یعنی، $R_D \approx 8m\Omega$ چقدر تغییر می‌کند؟

(تغییر بهره سیگنال کوچک را می‌توان خاصیت غیرخطی انگاشت).

۵-۳ بهره ذاتی یک ترانزیستور NMOS و یک ترانزیستور PMOS را که در اشباع به سرمه برند و برای آنها $I_D = 1mA$ و $I_{D_s} = 50\mu A$ است، محاسبات را برای وقتی که $W/L = 100$ است نیز تکرار کنید.

۶-۳ بهره ذاتی که یک ترانزیستور اشباع را بحسب ولتاژگیت سورس رسم کنید اگر:

(الف) جریان درین ثابت باشد. (ب) W و L ثابت باشند.

۷-۳ بهره ذاتی یک ترانزیستور اشباع را بحسب L/W رسم کنید. (الف) اگر ولتاژگیت سورس ثابت باشد. (ب) اگر جریان درین ثابت باشد.

۸-۳ یک ترانزیستور NMOS با $W/L = 50$ درین از 0 تا $3V$ تغییر می‌کند.

(الف) با فرض اینکه ولتاژ بدن صفر باشد، بهره ذاتی را بحسب V_{DS} رسم کنید.

(ب) قسمت (الف) را برای ولتاژ بدن $-1V$ تکرار کنید.

۹-۳ برای یک ترانزیستور NMOS که در اشباع به سرمه برد، $g_m = 2mA/V$ و $I_{D_s} = 50\mu A$ وقتی که ولتاژ بدن از 0 به ∞ می‌رود و ولتاژ بقیه ترمینالها ثابت است، رسم کنید.

۱۰-۳ مدار شکل ۹-۳ را با:

$$\left[\frac{W}{L} \right]_1 = \frac{10}{0.5}, \quad \left[\frac{W}{L} \right]_2 = \frac{50}{0.5}$$

رسم کنید. فرض کنید که $\gamma = \lambda = 0$.

(الف) در چه ولتاژ ورودی در بسته تریود قرار دارد؟ بهره سیگنال کوچک آن تحت این شرایط چیست؟

(ج) چه ولتاژ ورودی M_1 را $50mV$ در ناحیه تریود می‌برد؟ بهره سیگنال کوچک آن تحت این شرایط چقدر است؟

۱۱-۳ مسئله ۱۰-۳ را وقتی که از اثر بدن صرف نظر نشده است تکرار کنید.


۱۲-۳ در مدار شکل ۱۰-۳، $W/L_1 = 20/0.5$ و $I_1 = 1mA$ و $I_{D_s} = 50\mu A$. با فرض $\lambda = 0$ را طوری حساب کنید که M_1 در لبه ناحیه تریود باشد؟ بهره ولتاژ سیگنال کوچک تحت این شرایط چیست؟

۱۳-۳ بهره سیگنال کوچک مدار نشان داده شده در شکل ۱۰-۳ را بحسب I_1 وقتی که از 0 تا $0.75V$ تغییر می‌کند رسم کنید. فرض کنید که M_1 همیشه اشباع است و از اثر بدن و مدولاسیون طول کanal صرف نظر کنید.


۱۴-۳ مدار شکل ۱۰-۳ برای تولید یک سوینگ خروجی $2V$ ولتی با جریان بایاس $I_{DD} = 1mA$ و بهره ولتاژ سیگنال کوچک 100 طراحی می‌شود. ابعاد M_1 و M_2 را حساب کنید.

۱۵-۳ برای مدارهای شکل ۱۰-۳، V_{out} را بحسب V_{in} وقتی که از 0 تا V_{DD} تغییر می‌کند، رسم کنید. نقاط گذار مهم را تعیین کنید.

۱۶-۳ V_{out} را بحسب V_{in} برای مدارهای شکل ۱۰-۳ وقتی که V_{in} از 0 تا V_{DD} تغییر می‌کند رسم کنید. نقاط گذار مهم را تعیین کنید.



شکل ۶۷-۳



شکل ۶۸-۳


برای مدارهای شکل ۶۹-۳، V_{out} را بر حسب V_{in} رسم کنید که V_{in} از 0 تا V_{DD} تغییر می‌کند. نقاط گذار مهم را مشخص کنید.

۱۷-۳ برای مدارهای شکل ۷۰-۳، V_{out} را بر حسب V_{in} رسم کنید که V_{in} از 0 تا V_{DD} تغییر می‌کند. نقاط گذار مهم را مشخص کنید.


۱۷-۴

۱۸-۳

کنید.




شکل ۶۹-۳




شکل ۷۰-۳

- ۱۹-۳ برای مدارهای شکل ۷۱-۳، I_x را برحسب V_x رسم کنید وقتی که V_{in} از V_{DD} تغییر می‌کند و همه نقاط گذار مهم را مشخص کنید.
- ۲۰-۳ با فرض اینکه همه MOSFET در اشباع باشند، بهره ولتاژ سیگنال کوچک هر مدار در شکل ۷۲-۳ را حساب کنید ($\lambda = \gamma = 0$).
- ۲۱-۳ با فرض اینکه همه MOSFET‌ها در اشباع باشند، بهره ولتاژ سیگنال کوچک هر مدار در شکل ۷۳-۳ را حساب کنید ($\lambda = \gamma = 0$).
- ۲۲-۳ V_x و V_y را به عنوان تابعی از زمان برای هریک از مدارهای ۷۴-۳ رسم کنید. ولتاژ اولیه روی خازن C_1 برابر با V_{DD} است.
- ۲۳-۳ در طبقه Cascode شکل ۷۵-۳ فرض کنید که $(W/L)_2 = 10/0.15$ ، $(W/L)_1 = 50/0.15$ ، $R_D = 1k\Omega$ و $I_{D1} = I_{D2} = 0.5mA$ باشد.




شکل ۷۱-۳

- (الف) V_b را طوری انتخاب کنید که M_1 به اندازه 50mV از ناحیه تریود فاصله داشته باشد.
 (ب) بهره و لتأثر سیگنال کوچک را حساب کنید.
 (ج) با استفاده از مقدار V_b در که قسمت (الف) بدست آمد، سوینگ ماکزیمم و لتأثر خروجی را بدست آورید.
 کدام ترانزیستور وقتی که V_{out} افت می‌کند، ابتدا وارد اشباع می‌شود؟
 (د) به ازای حداقل سوینگ بدست آمده در بخش فوق، سوینگ گره X را نیز بدست آورید.



شکل ۷۲-۳



شکل ۷۳-۳

۲۴-۳ مدار شکل ۱۶-۳ را با $W/L_1 = 50/0.5$ و $R_S = 200\Omega$ و $R_D = 2k\Omega$ در نظر بگیرید.

(الف) بهره ولتاژ سیگنال کوچک را اگر $I_D = 0.5mA$ باشد حساب کنید.


(ب) با فرض $\gamma = \lambda = 0.5$ ولتاژ ورودی را که M_1 را در لبه ناحیه تریود قرار می دهد حساب کنید. بهره تحت این شرایط چقدر است؟

۲۵-۳ فرض کنید که مدار شکل ۱۵-۳ برای بهره ولتاژ معادل با ۵ طراحی شده است. اگر $W/L_1 = 20/0.5$ و $V_b = 0V$ و $I_{D1} = 0.5mA$ باشد.

(الف) ابعاد هندسی M_2 را حساب کنید؟

(ب) چه مقدار ورودی M_1 را در لبه ناحیه تریود قرار می دهد؟ تحت این شرایط بهره سیگنال کوچک چقدر است؟

(ج) چه سطح ورودی M_2 را در لبه ناحیه اشباع قرار می دهد؟ بهره سیگنال کوچک تحت این شرایط چقدر است؟



شکل ۷۴-۳

۲۶-۳ بهره و لتاژ سیگنال کوچک مدار شکل ۱۵-۳ را برحسب V_b که از V_{DD} تغییر می کند، رسم کنید. دو حالت را در نظر بگیرید: (الف) وارد تریود شود قبل از آنکه M_2 اشباع باشد. (ب) بعد از آنکه M_2 اشباع شد، وارد تریود شود.

۲۷-۳ یک سورس پیرو می تواند به عنوان انتقال دهنده سطح ولتاژ عمل کند. فرض کنید که مدار شکل ۳-۵ (ب) برای انتقال سطح ولتاژ به اندازه $1V$ طراحی شده است یعنی $V_{in} - V_{out} = 1V$.

(الف) ابعاد M_1 و M_2 را طوری حساب کنید بطوریکه $I_{D2} = 0/5mA = I_{D1}$ و:

$$V_{GS2} - V_{GS1} = 0/5V \quad \text{و} \quad \gamma = \lambda = 0$$

(ب) قسمت (الف) را اگر $0/45V - 0/45V = 2/5V$ باشد تکرار کنید. حداقل ولتاژ ورودی برای آنکه M_2 در اشباع بماند چقدر است؟

۲۸-۳ بهره سیگنال کوچک، V_{out}/V_{in} را برای طبقه کاسکد نشان داده شده در شکل ۳-۵۰ برحسب V_b که از V_{DD} تغییر می کند، رسم کنید. فرض کنید که $\gamma = \lambda = 0$ است.

۲۹-۳ طبقه کاسکد شکل ۳-۶۰ برای سوینگ خروجی $1/9V$ طراحی شده است و جریان بایاس آن $0/5mA$ است. اگر $\gamma = 0$ و $\lambda = 0$ و $V_{b1} = V_{b2} = W/L$ را حساب کنید. بهره و لتاژ اگر $L = 0/5\mu m$ باشد چقدر است؟