


شکل ۴۱-۲ منحنی ظرفیت - ولتاژ افزاره NMOS.

افزاره در حالت زیر آستانه کار می کند. حال NFET شکل ۴۰-۲ را در نظر بگیرید. این ترانزیستور را می توان به عنوان یک افزاره ۲ پایانه ای تلقی کرد که ظرفیت خازنی آن برای مقادیر مختلف ولتاژ گیت تغییر می کند. حال بیابید از ولتاژهای گیت - سورس خیلی منفی شروع کنیم. پتانسیل منفی روی گیت، حفره های زیر بنا را به سمت مرز اکسید - سیلیکن جذب می کند. در این حالت می گوئیم که MOSFET در ناحیه «انبارش» کار می کند و افزاره ۲ پایانه ای در این حالت مثل یک خازن است که ظرفیت آن بر واحد سطح C_{ox} است زیرا از ۲ صفحه به فاصله t_{ox} تشکیل شده است. وقتی V_{GS} افزایش یابد، چگالی حفره ها در مرز کم می شود و یک ناحیه تخلیه زیر اکسید - سیلیکن تشکیل شده و افزاره وارد وارونگی ضعیف می شود. در این حالت، خازن شامل اتصال سری C_{dep} و C_{ox} خواهد بود. سرانجام وقتی V_{GS} از V_{TH} بیشتر شود، در مرز اکسید - سیلیکن یک کانال تشکیل می شود و خازن بر واحد سطح باز به C_{ox} برمی گردد. در شکل ۴۱-۲ این رفتار به تصویر کشیده شده است.


مسائل

- برای مسائل زیر از داده های جدول ۲-۱ استفاده کنید و V_{DD} را هر جا که لازم است برابر با $3V$ فرض کنید مگر آنکه غیر از این گفته شود.
- ۱-۲ برای $\frac{W}{L} = \frac{50}{0.5}$ جریان یک NFET و یک PFET را به عنوان تابعی از $|V_{GS}|$ وقتی که $|V_{GS}|$ از 0 تا $3V$ تغییر می کند، رسم کنید. فرض کنید که $|V_{DS}| = 3V$.
- ۲-۲ برای $\frac{W}{L} = \frac{50}{0.5}$ و $|I_D| = 0.5mA$ ، ترانسانایی و مقاومت خروجی ادوات NMOS و PMOS را پیدا کنید. همچنین بهره ذاتی را که بصورت $(g_m r_o)$ تعریف می شود، بیابید.
- ۳-۲ عبارتی را برای $g_m r_o$ بر حسب I_D و $\frac{W}{L}$ بیابید. $g_m r_o$ را به عنوان تابعی از I_D رسم کنید بطوریکه (L) پارامتر آن باشد. توجه کنید که $\lambda \propto \frac{1}{L}$.
- ۴-۲ I_D را بر حسب V_{GS} برای یک ترانزیستور MOS پیدا کنید بطوریکه:
الف) V_{DS} پارامتر باشد. ب) V_{BS} پارامتر باشد.
نقاط شکست منحنی مشخصه را تعیین کنید.
- ۵-۲ I_X و هدایت انتقالی ترانزیستور را بر حسب تابعی از V_X برای هر یک از مدارهای شکل ۴۲-۲ رسم کنید که در آن V_X از 0 تا V_{DD} تغییر می کند. برای قسمت (الف) فرض کنید که V_X از صفر تا $1/5$ ولت تغییر کند.
- ۶-۲ برای هر یک از مدارهای شکل ۴۳-۲، I_X و ترانسانایی ترانزیستور را بر حسب V_X که از 0 تا V_{DD} تغییر می کند رسم کنید.




شکل ۴۲-۲

- ۷-۲ V_{out} را به عنوان تابعی از V_{in} برای هر یک از مدارهای شکل ۴۲-۲ رسم کنید که در آن V_{in} از ۰ تا V_{DD} تغییر می‌کند.
- ۸-۲ برای هر یک از مدارهای شکل ۴۵-۲، V_{out} را به عنوان تابعی از V_{in} وقتی که V_{in} از ۰ تا V_{DD} عوض می‌شود رسم کنید.
- ۹-۲ V_x و I_x را برای هر یک از مدارهای شکل ۴۶-۲ برحسب زمان رسم کنید. ولتاژ اولیه C_1 برابر با ۳V است.
- ۱۰-۲ V_x و I_x را به عنوان تابعی از زمان برای هر یک از مدارهای شکل ۴۷-۲ رسم کنید. ولتاژ اولیه C_1 و C_2 به ترتیب برابر با ۱V و ۳V است.
- ۱۱-۲ V_x را برای هر یک از مدارهای شکل ۴۸-۲ برحسب زمان رسم کنید. ولتاژ اولیه خازنها نشان داده شده است.



شکل ۴۳-۲




شکل ۴۴-۲

۱۲-۲ برای هر یک از مدارهای شکل ۴۹-۲، V_{X} را برحسب زمان رسم کنید. ولتاژ اولیه خازن‌ها داده شده است.
 ۱۳-۲ فرکانس گذار یک MOSFET به صورت فرکانسی تعریف می‌شود که در آن بهره جریان سیگنال کوچک ترانزیستور به مقدار واحد می‌گردد، در حالیکه ترمینالهای سورس و درین از نظر ac به زمین وصل باشند.
 (الف) ثابت کنید که:


$$f_T = \frac{g_m}{2\pi(C_{GD} + C_{GS})} \quad (۴۵-۲)$$

توجه کنید که f_T اثر خازنهای پیوند S/D را شامل نمی‌شود.
 (ب) فرض کنید که مقاومت گیت، R_G ، بزرگ است و ترانزیستور به عنوان یک مجموعه گسترده، از π ترانزیستور که هر کدام مقاومت گیتی معادل با $\frac{R_G}{\pi}$ دارد، مدل می‌شود.
 ثابت کنید که f_T ترانزیستور از R_G مستقل است و بازهم با مقداری که در بالا داده شد برابر است.
 (ج) برای یک جریان بایاس داده شده، حداقل ولتاژ درین - سورس برای کار در ناحیه اشباع را می‌توان با افزایش پهنا و در نتیجه خازنهای ترانزیستور، کاهش داد. با استفاده از مشخصه قانون - مربعی ثابت کنید که:


$$f_T = \frac{\mu_n}{2\pi} \frac{V_{GS} - V_{TH}}{L^2} \quad (۴۶-۲)$$




شکل ۴۵-۲




(الف)




(ب)



(ج)




(د)




(ح)


شکل ۴۶-۲



(الف)



(ب)




(ج)


شکل ۴۷-۲

این رابطه نشان می دهد که چگونه سرعت یک ترانزیستور وقتی که برای کار در ولتاژهای کم طراحی شود، کاهش می یابد.


۱۴-۲ f_T ترانزیستور MOS را برای ناحیه زیر آستانه حساب کنید و نتیجه را با آنچه که در مسأله ۱۳-۲ بدست آمده است مقایسه کنید.




(الف)



(ب)




(ج)




(د)


شکل ۴۸-۲




(الف)



(ب)



(ج)




(د)

شکل ۴۹-۲

۱۵-۲ برای یک ترانزیستور NMOS اشباع شده که $W = 50\mu m$ و $L = 0.5\mu m$ تمامی خازن‌ها را حساب کنید. فرض کنید که حداقل ابعاد جانبی نواحی S/D برابر $1/5\mu m$ است و ترانزیستور بصورت بهم تابیده مثل شکل ۲-۳۲ (ب) است. اگر جریان درین $1mA$ باشد مقدار f_T چیست؟

۱۶-۲ ساختار شکل (۵۰-۲) را در نظر بگیرید. I_D را برحسب V_{GS} و V_{DS} پیدا کنید و ثابت کنید که این ساختار را می‌تواند به عنوان یک ترانزیستور در نظر گرفت که نسبت عرض به طول آن $(\frac{W}{L})$ است. فرض کنید $\lambda = \gamma = 0$


۱۷-۲ $\frac{W}{L}$ را برحسب $V_{GS} - V_{TH}$ برای یک NMOS در حالت اشباع رسم کنید، اگر (الف) I_D ثابت باشد. g_m (ب) ثابت باشد.




شکل ۵۰-۲

۱۸-۲ توضیح دهید که چرا ساختارهای شکل (۵۱-۲) نمی‌توانند حتی در حالت اشباع نیز بصورت منبع جریان عمده کنند.

۱۹-۲ با در نظر گرفتن اثر بدنه بصورت اثر گیت پشتی، بطور شهودی توضیح دهید که چرا γ مستقیماً با N_{sub} متناسب است و بطور معکوس با C_{ox} متناسب دارد؟



شکل ۵۱-۲



شکل ۲-۵۲

۲۰-۲ یک ساختار حلقه‌ای MOS در شکل ۲-۵۲ نشان داده شده است. توضیح دهید که ترانزیستور چگونه عمل می‌کند و $(\frac{W}{L})$ معادل آنرا بدست آورید. خازن پیوند درین این ساختار را با ترانزیستور شکل ۲-۳۲ مقایسه کنید.

۲۱-۲ فرض کنید که یک ترانزیستور NMOS را در یک بسته با پایه‌های نامشخص و بدون اسم به ما بدهند. حداقل اندازه‌گیری‌هایی که لازم است انجام داده شود تا ترمینالهای گیت، درین / سورس و اتصال بدنه مشخص شوند را توضیح دهید.

۲۲-۲ مسأله ۲۱-۲ را برای حالتی حل کنید که نوع ترانزیستور (یعنی NFET یا PFET) هم معلوم نباشد.

۲۳-۲ برای یک ترانزیستور NMOS، ولتاژ آستانه معلوم است ولی $\mu_n C_{ox}$ و $\frac{W}{L}$ نامعلوم. فرض کنید که $\lambda = \gamma = 0$ باشد

اگر نتوانیم C_{ox} را مستقلاً اندازه بگیریم، آیا می‌توان یک سری اندازه‌گیری برای تعیین $\mu_n C_{ox}$ و $\frac{W}{L}$ انجام داد؟ اگر

دو ترانزیستور داشته باشیم و بدانیم که ابعاد یکی ۲ برابر دیگری باشد چطور؟

۲۴-۲ I_x را برحسب V_x در هرکدام از ساختارهای مرکب شکل ۲-۵۳ رسم کنید و V_{GS} را به عنوان پارامتر بگیرید.

همچنین ترانسسانیی معادل را رسم کنید. فرض کنید $\lambda = \gamma = 0$

۲۵-۲ یک منبع جریان NMOS با $I_D = 0.5 \text{ mA}$ باید با ولتاژ درین - سورس کوچکی 0.4 V کار کند. اگر حداقل امپدانس

خروجی لازم $20 \text{ K}\Omega$ باشد، پهنا و درازای گیت را معین کنید. خازنهای گیت - سورس، گیت - درین و درین - زیربنا

را با این فرض که ساختار بصورت تابیده شکل ۲-۳۲ و $E = 3 \mu\text{m}$ است، حساب کنید.

۲۶-۲ مدار شکل ۲-۵۴ را در نظر بگیرید که در آن ولتاژ اولیه گره X برابر با V_{DD} است. فرض کنید که $\lambda = \gamma = 0$ و از


خازنهای دیگر صرف نظر می‌کنیم. V_x و V_y را برحسب زمان رسم کنید اگر:

(الف) یک پله مثبت با دامنه $V_x > V_{TH}$ باشد.


(ب) یک پله منفی با دامنه $V_x = V_{TH}$ باشد.

۲۷-۲ مقدار g_m برای یک NMOS که در ناحیه زیر آستانه کار می‌کند برابر با $1/5$ است. اگر $I_D = 10 \mu\text{A}$ برابر شود، V_{GS} چه

تغییری خواهد کرد. اگر $I_D = 10 \mu\text{A}$ باشد g_m چقدر است؟



شکل ۲-۵۳



شکل ۲-۵۴

۲۸.۲ یک NMOS با $V_G = 1/5V$ و $V_S = 0$ را در نظر بگیرید. توضیح دهید. که اگر V_D را بطور پیوسته تا زیر مقدار صفر کاهش دهیم و یا V_{sub} را تا بالای مقدار صفر افزایش دهیم چه روی می دهد؟

مراجع

1. R.S.Muller and T.I.Kamins, Device Electronics for Integrated Circuits, Second Ed, New York: Wiley, 1986.
2. Y.Tsividis, Operation and Modeling of MOS Transistor, Second Ed., Boston: Mc Graw - Hill, 1999
3. Y.Taur and T.H.Ning, Fundamentals of Modern VLSI Devices, NewYork: Cambridge University Press, 1998.